Xilinx dévoile la série Versal HBM, propulsant la bande passante et la sécurité réseau de nouvelle génération

Xilinx a renforcé sa position dans les charges de travail réseau haute performance et centres de données en introduisant la série Versal HBM — une extension de sa plateforme d'accélération de calcul adaptatif Versal (ACAP) qui intègre de la mémoire à large bande passante (HBM2e) directement dans le silicium.

En tirant parti de la technologie d'empilement 3D Co-WoS de TSMC, la nouvelle ligne délivre 820 Go/s de débit soutenu et 32 Go de capacité sur puce. Cela représente huit fois la bande passante mémoire d'un design comparable basé DDR5 tout en réduisant la consommation d'énergie de 63 % — une comparaison tirée d'une configuration typique à quatre puces DDR5-6400.

« La convergence de la bande passante, de la performance et de la sécurité est critique », dit Mike Thompson, gestionnaire senior de ligne de produit pour les FPGA Versal chez Xilinx. « Versal HBM étend la capacité à travers ces trois couches, nous permettant de suivre le volume explosif du trafic réseau et la demande croissante pour un traitement sécurisé à haut débit. »

L'architecture remplace une unique région super-logique (SLR) dans le dispositif Versal Premium de base par une pile HBM2e et ajoute un contrôleur HBM dédié dans une autre SLR. Cet échange modulaire produit l'équivalent de 14 FPGA Virtex-E UltraScale+ tout en éliminant 32 puces DDR5, réduisant dramatiquement l'encombrement carte et la consommation d'énergie.

Versal HBM incorpore aussi une suite de cœurs IP durcis qui supporte 5,6 Tb/s de bande passante série via 112 Gb/s transceveurs PAM4, 2,4 Tb/s d'Ethernet évolutif, 1,2 Tb/s de chiffrement ligne, 600 Gb/s d'Interlaken et 1,5 Tb/s de PCIe Gen5 avec DMA intégré. La plateforme supporte nativement CCIX et CXL, fournissant une pile réseau multi-térabit prête à l'emploi pour une large gamme de protocoles et standards optiques.

En tant que plateforme de calcul véritablement adaptative, Versal HBM peut reconfigurer sa logique en millisecondes, permettant aux concepteurs de déployer l'inférence IA, le DSP et les charges de travail scalaires à la volée. Cette agilité élimine le besoin de reconceptions matérielles et accélère le time-to-market pour les algorithmes évolutifs et protocoles émergents.

Le résultat est un puissant accélérateur qui excelle dans les scénarios big data — détection de fraude, moteurs de recommandation, accélération de base de données, modélisation financière et inférence deep learning pour le traitement du langage naturel. En délivrant des gains de performance d'ordres de grandeur sur les CPUs serveurs modernes et supportant des jeux de données quatre fois plus grands, les clients peuvent réduire le nombre de serveurs et couper le coût total de possession.

En réseautage, un unique ACAP Versal HBM peut remplacer plusieurs NPU et modules DDR requis pour un pare-feu 800 G de nouvelle génération. Le dispositif gère le traitement de paquets, les fonctions de sécurité et la détection d'anomalies basée IA à une fraction de la puissance et du facteur de forme, générant des économies substantielles CapEx et OpEx pour les opérateurs cloud et réseau.

Versal HBM est accessible aux développeurs matériel, logiciel et data science. Vivado Design Suite, Vitis Unified Software Platform et Vitis AI fournissent un environnement de développement cohérent qui s'étend sur RTL, C/C++ et frameworks spécifiques au domaine.

Les dispositifs Versal 7 nm prêts pour la production forment la fondation. Les développeurs peuvent prototyper sur cartes Versal Premium et migrer vers Versal HBM une fois disponible. L'échantillonnage commence début 2022, avec documentation complète et outils d'accès anticipé prévus pour fin 2021.