Arm dévoile l'Ethos-U65 microNPU pour processeurs d'application Cortex‑A

Arm a publié l'Ethos-U65, un microNPU IP de nouvelle génération conçu pour s'intégrer parfaitement avec les cœurs CPU Cortex‑A dans les processeurs d'application. L'IP, licenciée par NXP, alimentera une nouvelle ligne de processeurs i.MX qui prendront en charge des charges de travail IA avancées telles que l'estimation de pose, la reconnaissance multi-visages, la détection d'objets vidéo et la reconnaissance vocale complète au-delà de la simple détection de mots-clés.

Ethos-U65

Le microNPU antérieur d'Arm, l'Ethos‑U55, a débuté en février 2020 pour les systèmes de classe microcontrôleur associés aux cœurs Cortex‑M, délivrant jusqu'à 0,5 TOPS à 1 GHz en nœuds 16 nm ou 7 nm et comportant 3 à 256 unités MAC. Le portefeuille plus large d'Arm inclut l'Ethos‑N77 (4 TOPS), N57 (2 TOPS) et N37 (1 TOPS).

L'Ethos‑U65 s'appuie sur la conception basse consommation de l'U55 mais double le nombre de MAC à 512, permettant 1 TOPS à 1 GHz. Adapté aux environnements de processeurs d'application, il étend également la prise en charge native des opérateurs d'apprentissage automatique, selon la note technique d'Arm.

Licencié principal

NXP, agissant comme licencié principal, a collaboré avec Arm pour définir les spécifications au niveau système pour l'U65. La société a annoncé son intention d'intégrer le microNPU dans sa future famille de processeurs d'application i.MX.

L'architecture NXP pour un processeur d'application IA combine cœurs Cortex‑A et Cortex‑M avec un microNPU (Image : NXP)

Dans le processeur IA envisagé, l'Ethos‑U65 se trouve aux côtés des cœurs Cortex‑M et Cortex‑A, comme l'a expliqué Ben Eckermann, ingénieur en chef IA/ML Hardware de NXP. Le Cortex‑A gère la pile applicative – pilotes pour périphériques tels que microphones ou caméras – tandis que le microNPU et le Cortex‑M traitent la charge de travail d'apprentissage automatique, retournant les résultats au Cortex‑A.

« Comme l'U55, l'U65 s'appuie sur un Cortex‑M à proximité pour prendre en charge les opérateurs rarement invoqués et qui ne justifient pas une implémentation matérielle complète », a noté Eckermann. « Cette conception offre flexibilité et un degré de pérennité. »

L'U65 dispose de bus internes plus larges comparé à l'U55 et est conçu pour accommoder les caractéristiques de mise en tampon et de latence de la DRAM, courante dans les systèmes de processeurs d'application, alors que les environnements Cortex‑M utilisent généralement de la SRAM.

Peupler le portefeuille

NXP étend sa gamme de SoC compatibles IA. Les processeurs i.MX 8M+ annoncés précédemment abritent déjà un accélérateur NPU basé sur un design Verisilicon délivrant 2,3 TOPS, suffisant pour des tâches telles que la segmentation de scène, la reconnaissance faciale et d'objets en vidéo live, et l'interprétation d'accents vocaux. Au bas de gamme, les microcontrôleurs NXP avec l'Ethos‑U55 peuvent effectuer la détection de personnes, la détection de mot de réveil et le débruitage vidéo.

Les produits compatibles Ethos‑U65 occuperont le segment intermédiaire, gérant des applications IA telles que la reconnaissance multi-visages, la reconnaissance vocale plus sophistiquée et l'estimation de pose. Selon Eckermann, ce positionnement assure l'absence de chevauchement avec la ligne i.MX 8M+.

Exigences de calcul pour diverses applications IA et NPU correspondant (Image : NXP)

>> Cet article a été publié à l'origine sur notre site frère, EE Times.