Amplificateur JFET Grille Commune : Conception, Fonctionnement et Applications

FICHES D'EXERCICES CONNEXES :

• Fiche d'exercices Amplificateurs JFET

Qu'est-ce qu'un Amplificateur JFET Grille Commune ?

La configuration grille commune (CG) est l'une des trois topologies JFET classiques (source commune, drain commun, grille commune). Dans l'étage CG, la grille est le terminal commun, la source est l'entrée et le drain est la sortie. Cet arrangement fournit une faible impédance d'entrée, une haute impédance de sortie et un gain de tension négatif pouvant atteindre 10–20× pour les JFETs discrets typiques.

Fonctionnement

Un changement de tension à la source module la tension grille-source (V_GS). Le courant de drain du JFET, I_D, suit l'équation I_D = I_DS (1 – V_GS/V_P)². Comme le drain est à un potentiel plus élevé que la source, la tension de sortie au drain est le produit de I_D et de la résistance de drain (R_D), donnant un gain de tension négatif d'environ –R_D/(R_S + r_o).

Schéma de Biais Typique

La grille est souvent reliée à la masse via une résistance de haute valeur ou un réseau de biais pour maintenir V_GS ≈ 0 V. Une résistance de source (R_S) établit le point de biais et fournit une rétroaction négative, améliorant la linéarité. Un petit biais DC (ex: 0,2 V) peut être appliqué à la grille via un diviseur de tension si un V_GS légèrement négatif est désiré pour un gain plus élevé.

Avantages et Cas d'Usage

• Faible impédance d'entrée (<1 kΩ), idéale pour piloter des entrées RF à haute impédance.
• Haute impédance de sortie, utile pour la conversion tension-courant.
• Excellente réponse en fréquence — les étages grille commune peuvent dépasser 100 MHz avec un layout approprié.
• Excellente performance en bruit quand la résistance de source est choisie pour adapter l'impédance de la source d'entrée.

Exemple de Conception

Composants : JFET 2N5457, V_D = 12 V, R_D = 10 kΩ, R_S = 1 kΩ.

Point de biais : V_GS ≈ –0,2 V, I_D ≈ 2 mA. Gain de tension ≈ –10. Bande passante > 10 MHz avec une charge de 10 pF.

Conseils de Conception

1. Sélectionner un JFET avec une tension de pincement (V_P) et une transconductance (g_m) adaptées à la fréquence cible.
2. Minimiser les capacitances parasites en utilisant un layout à pattes courtes et un matériau PCB à faible capacitance.
3. Utiliser un dissipateur thermique ou un pad thermique si on opère près du courant de drain maximal du JFET.
4. Vérifier la linéarité en contrôlant le point d'interception du troisième ordre (IP3) dans un test à deux tons.

Ressources Complémentaires

Pour un exercice de conception pratique, téléchargez la Fiche d'exercices Amplificateurs JFET et travaillez les calculs de biais, la prédiction de gain et la simulation.