La puce IA accélère la reconnaissance des images

Une puce de preuve de concept des instituts de recherche français CEA-Leti et LIST, présentée au VLSI Symposium 2020, intègre un nœud IoT à faible consommation et un accélérateur d'IA et démontre un temps de réveil ultra-rapide avec un pic à 15 000X réduction de la consommation d'énergie au ralenti. Le nœud fournit jusqu'à 1,3 téra d'opérations par seconde et par watt (TOPS/W) ou 36 GOPS pour les tâches d'apprentissage automatique.

La puce, nommée SamurAI, a été testée dans un système de détection d'occupation avec des composants standard comprenant un capteur PIR, une caméra noir et blanc de 224 × 224 pixels, FeRAM et une radio à faible puissance. La consommation électrique moyenne quotidienne du système était de 105 µW, SamurAI consommant 26 % de ce budget. Le système utilisait le capteur PIR avec un intervalle de 5 s pendant l'occupation de la pièce 8 heures par jour, la caméra à 1 image par seconde et la radio 10 fois par jour.

Système SamurAI

SamurAI utilise deux sous-systèmes sur puce :un contrôleur de réveil sans horloge à faible consommation d'énergie qui peut démarrer en 207 ns, et un sous-système à la demande comprenant un processeur RISC-V avec mode veille prolongée plus accélérateur PNeuro AI et les accélérateurs de cryptographie.

Ce schéma de sous-système double permet un rapport de puissance crête à ralenti de 15 000X. La figure ci-dessous montre la consommation d'énergie pendant différents modes ; le mode veille ne consomme que 6,4 µW. Avec le processeur et l'accélérateur AI en marche, la consommation électrique est de 96 mW.

La puce est construite sur le processus de silicium sur isolant entièrement appauvri (FD-SOI) de 28 nm de STMicro, et les chiffres de puissance sont donnés sans polarisation du corps. Le silicium est de 4,5 mm ² et dispose de 6 domaines d'alimentation commutables.

Mesures de la consommation électrique de SamurAI par modes d'alimentation (les modes sont LR :inactif, contrôleur de réveil (WuC) uniquement, contrôleur de réveil et radio de réveil (WuR), contrôleur de réveil et périphériques, et CPU en fonctionnement (Image :CEA-Leti)

Accélérateur d'IA

L'accélérateur d'IA de la puce, une conception que l'équipe appelle PNeuro, est un accélérateur programmable à instruction unique et données multiples (SIMD). Il est composé de 2 clusters d'éléments de traitement 32x 8 bits avec 264 Ko de SRAM multi-banques. Il peut effectuer jusqu'à 64 multiplications-accumulations (MAC) par cycle. Le bloc PNeuro peut atteindre 1,3 TOPS/W à 2,8 GOPS/0,48V. Il peut faire jusqu'à 36 GOPS à 0,9 V pour des couches de réseau neuronal 8 bits entièrement connectées.

L'utilisation de l'accélérateur PNeuro a réduit la consommation d'énergie totale du système d'un facteur de 2,3 par rapport à l'utilisation du cœur du contrôleur RISC-V pour le calcul ML.

Accélérateur PNeuro à deux clusters de SamurAI avec 64 éléments de traitement au total (Image :CEA-Leti)

L'efficacité énergétique de PNeuro est de 1,3 TOPS/W maximum et les performances sont de 36 GOPS maximum (Image :CEA-Leti)

La conception est destinée aux applications IoT qui nécessitent une puissance de calcul sporadique entre de longues périodes de « veille ». Plutôt que de se connecter au cloud, si le nœud peut traiter lui-même la charge de travail de l'IA, cela peut souvent être terminé plus rapidement et il n'y a aucune implication sur la confidentialité car les données ne sont pas partagées en dehors du système. Cela peut inclure des applications telles que la détection de personnes ou l'identification de scènes à l'aide de caméras ou d'autres capteurs.

>> Cet article a été initialement publié le notre site frère, EE Times Europe.