Créer des interconnexions hautes performances avec plusieurs générations PCIe

PCI Express et la faim de bande passante

En tant que moyen de connecter des processeurs informatiques, embarqués et personnalisés à des périphériques « endpoint » tels que des ports Ethernet, des ports USB, des cartes vidéo et des périphériques de stockage, PCI Express® (PCIe®) est devenu l'interconnexion haute performance de référence. Tirant parti de la communication série haut débit, PCIe offre une connectivité point à point efficace et, en augmentant le nombre de canaux et le taux de signalisation, une bande passante d'interface évolutive.

La spécification PCIe 1.0 a été publiée en 2002, fonctionnant à 2,5 giga-transferts par seconde (GT/s) donnant une bande passante totale de l'interface x16 de 8 Go/s. La bande passante a ensuite été doublée en 2006 avec l'arrivée des spécifications PCIe 2.0 de deuxième génération et à nouveau en 2010 lorsque PCIe 3.0 a augmenté la bande passante à 32 Go/s pour répondre aux demandes toujours croissantes imposées par les principales applications contemporaines, notamment les PC haut de gamme, les jeux, informatique d'entreprise et mise en réseau.

PCI Express est devenu l'interconnexion hautes performances de référence pour un large éventail de conceptions de systèmes.
(Source :Diodes Inc.)

Plus récemment, la propagation rapide des services basés sur le cloud, tels que les réseaux sociaux et le streaming vidéo, a introduit de nouvelles exigences plus exigeantes en matière de connectivité haut débit dans les centres de données à grande échelle.

Aujourd'hui, alors que l'ère de l'IoT s'installe, les capteurs en réseau installés dans les villes et infrastructures intelligentes, les usines intelligentes et autres actifs industriels, les bâtiments commerciaux et résidentiels et les dispositifs portables pour le fitness et le suivi médical sont configurés pour générer de grandes quantités de données pour les centres de données hyperscale pour capturer, stocker, traiter et analyser. Ces forces stimulent la demande pour les prochaines générations de PCIe afin de connecter efficacement les serveurs de centre de données à l'Ethernet haut débit, au stockage en réseau et aux accélérateurs d'IA.

Les voitures connectées augmenteront encore la charge de données, ajoutant une pression en temps réel, pour permettre des niveaux plus élevés de conduite autonome et, finalement, des véhicules entièrement autonomes. Derrière les centres de données, la formation des réseaux de neurones pour l'inférence de l'IA est une tâche gourmande en calculs qui met en évidence les goulots d'étranglement dans les communications périphériques.

Alors que ces divers facteurs entrent maintenant en jeu, le moment est venu pour PCIe d'aller de l'avant. PCIe 4.0, annoncé en 2017, a été rapidement suivi par la publication de PCIe 5.0 en 2019. La figure 1 montre les vitesses globales offertes par chaque version PCIe.

Figure 1 : vitesses globales offertes par les versions PCIe (Source :Diodes Inc.)

PCIe 5.0 devrait devenir largement utilisé à mesure que les principaux centres de données effectuent la transition d'Ethernet 100 Gb à la dernière spécification 400 Gb. Dans la pratique, les augmentations de la bande passante PCIe ont plus ou moins suivi le rythme des progrès des vitesses Ethernet, idéalement en gardant un équilibre entre les deux normes pour aider à éviter les goulots d'étranglement des performances.

Les normes PCI « héritées » restent d'actualité

Alors que les produits PCIe 5.0 commencent à entrer sur le marché et avec l'annonce récente du PCI Special Interest Group (PCI-SIG) que le travail a commencé sur la prochaine génération, PCIe 6.0 pour achèvement en 2021, PCIe est le protocole de choix pour la performance -des communications périphériques gourmandes, dans un avenir prévisible.

Dans le même temps, la rétrocompatibilité est un atout clé de la lignée PCIe. Comme il n'y a pas de date d'expiration pour les spécifications PCIe, plusieurs générations peuvent coexister sur le marché et même dans la même application. C'est un avantage pour les concepteurs de systèmes :tandis que de nouvelles générations successives de PCIe émergent pour répondre à des besoins de plus en plus gourmands en bande passante, les itérations précédentes continuent d'apporter de la valeur dans un grand nombre de scénarios tels que l'informatique personnelle, les jeux et certaines applications informatiques et réseau d'entreprise.

Résoudre les défis de mise en œuvre

La rétrocompatibilité entre les différentes générations PCIe permet aux systèmes de bénéficier de vitesses de transfert plus élevées à mesure que du nouveau silicium devient disponible, avec des modifications de conception minimales. D'un autre côté, les vitesses de signal croissantes exercent une pression supplémentaire sur les marges de signal et peuvent augmenter la complexité de la conception. De plus, il existe un besoin évident de solutions permettant de faire le pont vers et depuis PCIe, non seulement entre les interfaces héritées mais aussi d'autres interfaces telles que les ports USB ou graphiques.

Pour relever ces défis, les concepteurs ont besoin d'accéder à des périphériques prenant en charge diverses générations PCIe, tels que les générateurs d'horloge, les tampons d'horloge, les contrôleurs, les commutateurs/ponts de paquets, les puces ReDriver™ et les multiplexeurs haute vitesse illustrés à la figure 2.

cliquez pour agrandir l'image

Figure 2 :Un exemple des solutions PCIe disponibles auprès de Diodes Inc. (Source :Diodes Inc.)

Les puces ReDriver peuvent fournir une solution économique et pratique pour améliorer l'intégrité du signal dans les systèmes à grande vitesse. En utilisant des techniques telles que l'égalisation et la préaccentuation, avec un pilote de sortie qui introduit une latence minimale, le ReDriver compense les pertes de la ligne de transmission pour restaurer la marge du signal et minimiser la gigue pour assurer un faible taux d'erreur binaire au niveau du récepteur. Comparé à un retimer, qui intègre des fonctions supplémentaires, notamment l'horloge et la récupération de données, un ReDriver introduit un faible délai et est relativement économique et facile à mettre en œuvre. La figure 2 montre comment un PCIe ReDriver peut être utilisé lorsque les signaux doivent être acheminés sur une piste PCB plus longue, comme vers une carte graphique externe ou via un câble vers un stockage externe. Ces ReDrivers sont entièrement rétrocompatibles et prennent en charge toutes les générations PCIe précédentes.

Les ponts et les commutateurs satisfont aux exigences d'interface entre les périphériques hôtes et terminaux de différents types. Un pont de paquets fournira généralement une interface entre deux couches dans le modèle de référence OSI, ou entre deux protocoles. La figure 2 montre également comment un pont peut être utilisé pour se connecter entre PCIe et les normes PCI existantes, y compris PCI-X, ou aux ports USB ou à une interface de bus UART. Les commutateurs de paquets sont des périphériques multiports/multivoies généralement utilisés pour étendre un complexe racine unique à plusieurs ports avec plusieurs voies pour accéder à d'autres systèmes homologues tels qu'un périphérique ou une carte de ligne.

En plus des ponts de paquets individuels et des commutateurs avec diverses configurations de ports et capacités de traduction, les fonctionnalités d'un commutateur de paquets PCIe et d'un pont PCIe-vers-USB2.0 sont combinées dans des dispositifs tels que le PI7C9X442SL PCI Express-to-USB 2.0 de Diodes Incorporated. '. Ce périphérique multifonctionnel peut déployer un port PCIe x1 en amont vers deux x1 en aval et quatre ports USB 2.0, et permet au processeur hôte du système d'accéder simultanément à plusieurs périphériques PCIe et USB.

Des entreprises telles que Diodes Inc. peuvent proposer un portefeuille de multiplexeurs/démultiplexeurs de signaux passifs bidirectionnels PCIe 1.0, PCIe 2.0 ou PCIe 3.0 pour connecter une seule voie PCIe à plusieurs voies pour l'extension de la bande passante pour les graphiques ou le calcul. Ces appareils peuvent également être utilisés pour activer les connexions à partir d'une seule interface multiprotocole.

Les tampons d'horloge peuvent généralement prendre un seul signal de référence comme entrée et produire plusieurs sorties pour une distribution plus large autour d'un PCB. Les circuits intégrés de tampon d'horloge sont disponibles dans une variété de configurations et les diodes offrent une conception PLL propriétaire qui garantit que la gigue reste bien conforme aux exigences PCIe. Les générateurs d'horloge peuvent générer un signal d'horloge à une fréquence spécifique avec une très faible gigue de sortie, ce qui les rend adaptés à PCIe ainsi qu'à d'autres horloges système. Les concepteurs peuvent trouver une large gamme de dispositifs appropriés tels que les générateurs d'horloge et les tampons PCIe 4.0 1,8 V PI6CG18xxx et 1,5 V PI6CG15xxx PCIe 4.0 dans des configurations à 2, 4 et 8 canaux, qui sont conformes à toutes les générations PCIe précédentes. En intégrant des terminaisons sur puce, ces appareils économisent quatre résistances externes par sortie, réduisant ainsi jusqu'à 32 composants de la nomenclature.

Conclusion

PCIe est l'interconnexion hautes performances incontournable pour les applications allant de l'informatique embarquée et de bureau à la connectivité de centre de données à large bande passante et à la formation sur les réseaux neuronaux. Les concepteurs peuvent tirer parti de la longue durée de vie utile des anciennes normes PCIe, avec une rétrocompatibilité entre les spécifications héritées et de génération ultérieure, pour répondre à diverses exigences système de manière rentable. Avec l'accès à un portefeuille de périphériques contenant des fonctions telles que des ponts, des tampons, des ReDrivers, des commutateurs et des circuits intégrés mux/demux, les concepteurs peuvent fournir des solutions efficaces aux applications exigeantes.