Débuts de FPGA de niveau défense avec accès anticipé

Offrant une sécurité de niveau défense aux systèmes embarqués à la périphérie, Microchip Technology Inc. propose un programme d'accès anticipé (EAP) pour le FPGA PolarFire SoC. Cette plate-forme est le premier sous-système de microprocesseur RISC-V en temps réel renforcé, compatible Linux, sur la famille de FPGA PolarFire de milieu de gamme. Cette plate-forme peut être utilisée dans les applications de communication, de défense, médicales et d'automatisation industrielle.

La puce est le premier FPGA SoC de l'industrie avec un cluster de processeurs RISC-V déterministe et cohérent et un sous-système de mémoire L2 déterministe, permettant Linux ainsi que des applications en temps réel. Le sous-système de mémoire de 2 Mo peut être configuré comme cache, bloc-notes ou mémoire à accès direct. Cela signifie que les développeurs embarqués bénéficient des avantages de Linux dans une architecture déterministe en combinaison avec les fonctionnalités de sécurité et de faible consommation du PolarFire FPGA.

De plus, l'architecture PolarFire SoC comprend des fonctionnalités de fiabilité et de sécurité telles que la correction d'erreur simple et la détection d'erreur double (SEC-DED) sur toutes les mémoires, la protection de la mémoire physique, un cœur crypto résistant à l'analyse de puissance différentielle (DPA), un démarrage sécurisé de niveau défense , et 128 Ko de mémoire flash de démarrage.

Un besoin clé résolu par RISC-V était ce concept d'un processeur qui pourrait exécuter Linux et répondre aux exigences en temps réel, a déclaré Ted Speers, responsable technique et responsable de l'architecture et de la planification des produits pour l'unité commerciale FPGA de Microchip. « Nous avions déjà une faible puissance et une faible fiabilité dans le sac avec la technologie PolarFire, mais pour vraiment sortir du lot, nous avions besoin du processeur en temps réel. Nous voulions qu'un seul processeur réponde aux besoins de [l'exécution simultanée de Linux et d'applications temps réel] simultanément. »

La conception avec un processeur FPGA + sur une seule puce a continué de croître au cours des dernières années, grâce à plusieurs avantages clés pour les concepteurs embarqués. Il améliore le traitement de tâches spécifiques et permet la personnalisation et la flexibilité, tout en réduisant le nombre de composants, la consommation d'énergie et l'espace sur la carte.

Le SoC PolarFire déterministe et critique pour la sécurité offre une efficacité énergétique jusqu'à 50 % inférieure à celle des appareils concurrents du secteur. En conséquence, il réduit la nomenclature en éliminant le besoin de ventilateurs et de dissipateurs thermiques.

« Notre technologie PolarFire offre dans de nombreux cas une puissance 50 % inférieure à celle des FPGA concurrents », a déclaré Speers. Ils peuvent être utilisés dans des environnements à petit facteur de forme où l'élimination de la chaleur est un énorme problème, permettant aux clients de retirer les ventilateurs du système, ce qui réduit les coûts et résout de nombreuses contraintes du système avec lesquelles il est très difficile de concevoir, a-t-il ajouté.

Faire basculer les clients simplement parce que vous offrez une puissance inférieure était difficile, mais dans ces applications, la technologie PolarFire leur permet de changer immédiatement en raison des avantages supplémentaires, a déclaré Speers.

Lorsque le CPU et le FPGA sont sur une seule puce, il y a une réduction de l'espace sur la carte, mais également un traitement amélioré pour des tâches spécifiques, et moins de latence car tout est sur une seule puce au lieu d'aller puce à puce sur une carte, a déclaré Speers. « Avec le tissu programmable, il vous offre également beaucoup de personnalisation et de flexibilité que vous n'auriez pas normalement. Ceci est particulièrement important pour les technologies émergentes où les normes ne sont pas encore tout à fait établies et vous devrez peut-être apporter des modifications sur le terrain.

"Le sous-système déterministe est l'endroit où toute la magie se produit", a déclaré Speers. "Microchip a conçu une puce capable d'exécuter le système d'exploitation Linux grand public et toutes ses applications côte à côte avec un cœur en temps réel, au sein d'un sous-système de mémoire déterministe et cohérent." Et en passant de 1 Mo à 2 Mo de cache L2, les clients peuvent utiliser 1 Mo comme mémoire locale pour une application déterministe en temps réel par l'un des quatre cœurs d'application.

Comme avantage supplémentaire, les clients existants de SmartFusion 2 de Microchip - la première architecture SoC FPGA de l'industrie avec un sous-système de processeur complet - peuvent facilement migrer vers PolarFire SoC. Le sous-système de mémoire L2 de 2 Mo du SoC PolarFire peut être configuré comme une mémoire locale, et les deux plates-formes utilisent des périphériques communs avec des pilotes de micrologiciel et les mêmes outils de développement.

Les applications incluent les environnements soumis à des défis thermiques tels que les commutateurs IoT industriels et les têtes radio distantes ; environnements fonctionnant sur batterie tels que les imageurs thermiques portables, les appareils à ultrasons portables, les radios militaires sécurisées et les tests et mesures portables, ainsi que les applications d'apprentissage automatique et de racine de confiance telles que les plates-formes d'armes, les radios militaires sécurisées et les drones.

La puce fait partie du support croissant de Microchip pour la conception RISC-V. Les partenaires Mi-V incluent WindRiver, Mentor Graphics, WolfSSL, ExpressLogic, Veridify, Hex-Five et FreeRTOS, ainsi que des outils de développement des systèmes IAR et AdaCore.

Dans le cadre du programme d'accès anticipé (EAP), les clients qualifiés peuvent commencer à concevoir dès maintenant avec la suite de conception FPGA Libero SoC 12.3 de Microchip et l'environnement de développement intégré SoftConsole 6.2. Ils peuvent également déboguer leurs applications embarquées à l'aide de Renode, un modèle virtuel du sous-système du microprocesseur.

Les capacités de débogage du SoC PolarFire incluent la trace des instructions et les moniteurs de bus AXI (Advanced eXtensible Interface) configurables à l'exécution passive du partenaire Mi-V UltraSoC, 50 points d'arrêt, des moniteurs de matrice FPGA et l'analyseur logique à deux canaux intégré SmartDebug de Microchip.

Pour bénéficier du programme d'accès anticipé, les clients peuvent contacter [email protected]. Les clients peuvent commencer à concevoir dès maintenant en accédant aux fichiers schématiques et Gerber du kit PolarFire Icicle qui sera disponible au troisième trimestre 2020, ainsi qu'aux directives de conception des cartes. Le MPFS250T commencera à échantillonner au troisième trimestre 2020.